文献检索列表 |
| 序号 | 索取号 | 正题名 | 责任者 | 出版者 | 出版日期 | 预约/借 |
| 1 | TP312.8/539 | 使用SystemVerilog进行RTL建模:基于SystemVerilog的ASIC与FPGA设计 | (美) 斯图尔特·萨瑟兰著;慕意豪译 | 科学出版社 | 2025.03 | 预约/借 |
文献检索列表 |
| 序号 | 索取号 | 正题名 | 责任者 | 出版者 | 出版日期 | 预约/借 |
| 1 | TP312.8/539 | 使用SystemVerilog进行RTL建模:基于SystemVerilog的ASIC与FPGA设计 | (美) 斯图尔特·萨瑟兰著;慕意豪译 | 科学出版社 | 2025.03 | 预约/借 |