|
000
|
01227nam 2200289 450
|
|
001
|
CAL 0120141233690
|
|
005
|
20140805104924.65
|
|
010
|
|
@a978-7-121-22269-6@b简装@dCNY88.00
|
|
100
|
|
@a20140308d2014 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aa z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解@Aji yu Quartus Ⅱde shu zi xi tong Verilog HDL she ji shi li xiang jie@f周润景, 姜攀编著
|
|
205
|
|
@a第2版
|
|
210
|
|
@a北京@c电子工业出版社@d2014.01
|
|
215
|
|
@a517页@c图@d26cm
|
|
225
|
2
|
@aEDA应用技术@AEDA ying yong ji shu
|
|
330
|
|
@a本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法, 软件开发平台为Altera公司的Quartus II 9.0 FPGA/CPLD设计软件。由浅入深地介绍了采用Quartus II进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富, 既有简单的数字逻辑电路实例, 也有复杂的数字系统设计实例。
|
|
410
|
0
|
@12001 @aEDA应用技术
|
|
606
|
0
|
@a可编程序逻辑阵列@Ake bian cheng xu luo ji zhen lie@x系统设计
|
|
606
|
0
|
@aVHDL语言@AVHDL yu yan@x程序设计
|
|
690
|
|
@aTP332@v5
|
|
701
|
0
|
@a周润景@Azhou run jing@4编著
|
|
701
|
0
|
@a姜攀@Ajiang pan@4编著
|
|
801
|
0
|
@aCN@b郑州旅游职业学院@c20140720
|
|
905
|
|
@aZZLYZY@dTP332@e19@f5
|
|
|
|
|
| |
| 基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解/周润景, 姜攀编著.-第2版.-北京：电子工业出版社，2014.01 |
| 517页：图；26cm.-(EDA应用技术) |
| |
| |
| ISBN 978-7-121-22269-6(简装)：CNY88.00 |
| 本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法, 软件开发平台为Altera公司的Quartus II 9.0 FPGA/CPLD设计软件。由浅入深地介绍了采用Quartus II进行数字系统开发的设计流程、设计思想和设计技巧。书中的例子非常丰富, 既有简单的数字逻辑电路实例, 也有复杂的数字系统设计实例。 |
| ● |
正题名：基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解
索取号：TP332/19
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
0651776
|
206517768
|
十四楼书库/14E18B0103/
[索取号:TP332/19]
|
在馆
|
架位导航
|
|
2
|
0651777
|
206517777
|
一楼密集书库B区/
[索取号:TP332/19]
|
在馆
|
架位导航
|
|
3
|
0651778
|
206517786
|
一楼密集书库B区/
[索取号:TP332/19]
|
在馆
|
架位导航
|
|
4
|
0651779
|
206517795
|
十四楼书库/14E18B0103/
[索取号:TP332/19]
|
在馆
|
架位导航
|
|
5
|
0651780
|
206517802
|
十四楼书库/14E18B0103/
[索取号:TP332/19]
|
在馆
|
架位导航
|
