|
000
|
01116nam 2200313 450
|
|
001
|
02348968
|
|
005
|
20250714114713.0
|
|
010
|
|
@a978-7-121-48908-2@dCNY99.00
|
|
099
|
|
@aCAL 012024133293
|
|
100
|
|
@a20250714d2024 em y0chiy50 ea
|
|
101
|
0
|
@achi
|
|
102
|
|
@aCN@b110000
|
|
105
|
|
@aak z 000yy
|
|
106
|
|
@ar
|
|
200
|
1
|
@a基于Quartus Prime的数字系统Verilog HDL设计实例详解@Aji yu Quartus Prime de shu zi xi tong Verilog HDL she ji shi li xiang jie@f徐宏伟, 周润景, 彭雪梅编著
|
|
205
|
|
@a第4版
|
|
210
|
|
@a北京@c电子工业出版社@d2024.09
|
|
215
|
|
@ax, 464页@c图@d26cm
|
|
225
|
2
|
@aEDA应用技术@AEDA ying yong ji shu
|
|
300
|
|
@a电子信息·Ei精品
|
|
330
|
|
@a本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。
|
|
410
|
0
|
@12001 @aEDA应用技术
|
|
606
|
0
|
@aVHDL语言@AVHDL yu yan@x程序设计
|
|
690
|
|
@aTP312VH@v5
|
|
701
|
0
|
@a徐宏伟@Axu hong wei@4编著
|
|
701
|
0
|
@a周润景@Azhou run jing@4编著
|
|
701
|
0
|
@a彭雪梅@Apeng xue mei@4编著
|
|
801
|
0
|
@aCN@bZZJT@c20250715
|
|
905
|
|
@aLYXY@dTP312VH@e3@f3
|
|
|
|
|
| |
| 基于Quartus Prime的数字系统Verilog HDL设计实例详解/徐宏伟, 周润景, 彭雪梅编著.-第4版.-北京：电子工业出版社，2024.09 |
| x, 464页：图；26cm.-(EDA应用技术) |
| 电子信息·Ei精品 |
| |
| ISBN 978-7-121-48908-2：CNY99.00 |
| 本书以Altera公司推出的Quartus Prime 18.1为设计平台，结合实例来介绍基于Verilog HDL的FPGA/CPLD数字系统的设计流程、设计思想和设计技巧。 |
| ● |
正题名：基于Quartus Prime的数字系统Verilog HDL设计实例详解
索取号：TP312VH/3
预约/预借
| 序号
|
登录号
|
条形码
|
馆藏地/架位号
|
状态
|
备注
|
|
1
|
1451128
|
214511287
|
十四楼书库/
[索取号:TP312VH/3]
|
在馆
|
架位导航
|
|
2
|
1451129
|
214511296
|
十四楼书库/
[索取号:TP312VH/3]
|
在馆
|
架位导航
|
|
3
|
1451130
|
214511303
|
十四楼书库/
[索取号:TP312VH/3]
|
在馆
|
架位导航
|
